在工业戒指与数据网络畛域少女 自慰，高精度的AD网络和及时表现至关病笃。今天，咱们就来基于瑞芯微RK3568J + FPGA国产平台少女 自慰深远探求以下，它是若何已毕该功能的。适用开发环境如下：

Windows开发环境：Windows 7 64bit、Windows 10 64bit

外国色情片

Linux开发环境：Ubuntu18.04.4 64bit、VMware15.5.5

U-Boot：U-Boot-2017.09

Kernel：Linux-4.19.232、Linux-RT-4.19.232

LinuxSDK：LinuxSDK-[版块号]（基于rk356x_linux_release_v1.3.1_20221120）

AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515

Pango Design Suite(PDS)：PDS_2022.2-SP3

硬件开发环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J+紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通谈，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通谈，采样率1MSPS）。

测试数据汇总

测试数据汇总如下：

表 1

RK3568J + FPGA国产平台

瑞芯微RK3568J/RK3568B2惩处器集成了四核ARM Cortex-A55惩处器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2 PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业中枢板和TL3568F-EVM评估板。

值得一提的是，创龙科技SOM-TL3568F中枢板的ARM、FPGA、ROM、RAM、电源、晶振、相连器等所有元器件均剿袭国产工业级决策，国产化率100%！

此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通讯接口，以及MIPI LCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，得志客户的形式评估需求！

RK3568J + FPGA中枢板典型附近畛域

图 1

pcie_ad_display案例演示

为了简化款式，本文仅选录部分决策功能款式与测试效果。

案例诠释

案例基于FPGA端网络8/16通谈AD数据，ARM端CPU3中枢开动RT-Thread(RTOS)尺度，并通过PCIe总线从FPGA端吸收AD数据。

ARM端CPU0、CPU1、CPU2中枢开动Linux系统，CUP3中枢（开动RT-Thread(RTOS)尺度）通过rpmsg将AD数据发送至Linux附近尺度，Linux附近尺度通过rpmsg吸收RT-Thread(RTOS)发送的AD数据，并将数据调度得回电压值，然后通过Qt表现波形至表现屏。

备注：本案例当今仅扶植在CPU3中枢开动RT-Thread(RTOS)尺度。

系统使命流露框图如下所示。

图 2 系统使命流露框图

案例演示

请将创龙科技TL7606P模块相连至评估板FPGA EXPORT(CON26)接口，将HDMI表现器与评估板HDMI OUT接口相连，将评估板USB TO UART2串口、RS232 UART0串口相连至PC机，硬件相连如下图所示。

图 3

案例扶植TL7606P模块8通谈同期网络与表现。本次测试以TL7606P模块V1和V5通谈为例，请分辩正确相连至信号发生器A通谈和B通谈。信号发生器征战A通谈输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通谈输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。

请参考居品贵府完成环境竖立，将本案例FPGA尺度固化至FPGA开动，将amp.img镜像文献固化至评估板。将案例可现实尺度拷贝至评估板文献系统后，现实如下高歌，以连气儿模式网络数据。

Target# ./pcie_ad_display -d ad7606 -m 2

图 4

同期，HDMI表现屏将会及时表现动态波形，如下图所示。

图 5

当你思罢手尺度开动时，按下"Ctrl + C"可罢手尺度开动。

图 6

到这里，咱们的演示递次收尾。思要检讨更多瑞芯微RK3568J + FPGA国产平台更多关系的案例演示，迎接列位工程师在公众号（Tronlong创龙科技）查阅少女 自慰，快来试试吧！